经营分析☆ ◇301269 华大九天 更新日期：2024-05-18◇ 通达信沪深京F10
★本栏包括【1.主营业务】【2.主营构成分析】【3.前5名客户营业收入表】【4.前5名供应商采购表】
【5.经营情况评述】
【1.主营业务】
集成电路设计与制造的EDA工具软件开发、销售及相关服务。
【2.主营构成分析】
截止日期:2023-12-31
项目名 营业收入(元) 收入比例(%) 营业利润(元) 利润比例(%) 毛利率(%)
───────────────────────────────────────────────
集成电路行业(行业) 10.10亿 100.00 9.48亿 100.00 93.78
───────────────────────────────────────────────
EDA软件销售(产品) 9.05亿 89.56 9.05亿 95.50 100.00
技术开发服务(产品) 8218.77万 8.13 3809.26万 4.02 46.35
硬件、代理软件销售(产品) 2327.37万 2.30 456.72万 0.48 19.62
───────────────────────────────────────────────
境内(地区) 9.44亿 93.41 8.88亿 93.68 94.06
境外(地区) 6661.83万 6.59 5989.82万 6.32 89.91
───────────────────────────────────────────────
截止日期:2023-06-30
项目名 营业收入(元) 收入比例(%) 营业利润(元) 利润比例(%) 毛利率(%)
───────────────────────────────────────────────
集成电路行业(行业) 4.05亿 100.00 3.87亿 100.00 95.55
───────────────────────────────────────────────
EDA软件销售(产品) 3.82亿 94.46 3.82亿 98.86 100.00
硬件、代理软件销售(产品) 1327.95万 3.28 --- --- ---
技术开发服务(产品) 915.13万 2.26 --- --- ---
───────────────────────────────────────────────
境内(地区) 3.83亿 94.55 3.67亿 94.82 95.82
境外(地区) 2206.27万 5.45 --- --- ---
───────────────────────────────────────────────
截止日期:2022-12-31
项目名 营业收入(元) 收入比例(%) 营业利润(元) 利润比例(%) 毛利率(%)
───────────────────────────────────────────────
集成电路行业(行业) 7.98亿 100.00 7.20亿 100.00 90.25
───────────────────────────────────────────────
EDA软件销售(产品) 6.78亿 84.90 6.78亿 94.06 100.00
技术开发服务(产品) 8957.20万 11.22 3426.53万 4.76 38.25
硬件、代理软件销售(产品) 3096.01万 3.88 849.50万 1.18 27.44
───────────────────────────────────────────────
境内(地区) 7.51亿 94.12 6.75亿 93.77 89.92
境外(地区) 4695.29万 5.88 --- --- ---
───────────────────────────────────────────────
截止日期:2022-06-30
项目名 营业收入(元) 收入比例(%) 营业利润(元) 利润比例(%) 毛利率(%)
───────────────────────────────────────────────
全流程EDA工具系统(产品) 1.78亿 66.64 1.78亿 72.77 100.00
晶圆制造EDA工具(产品) 3341.28万 12.54 3341.28万 13.69 100.00
数字电路设计EDA工具(产品) 2727.85万 10.24 2727.85万 11.18 100.00
其他(补充)(产品) 1512.05万 5.67 137.23万 0.56 9.08
技术开发服务(产品) 1308.06万 4.91 440.03万 1.80 33.64
───────────────────────────────────────────────
境内(地区) 2.33亿 87.46 --- --- ---
境外(地区) 1830.03万 6.87 --- --- ---
其他(补充)(地区) 1512.06万 5.67 --- --- ---
───────────────────────────────────────────────
【3.前5名客户营业收入表】
截止日期:2023-12-31
前5大客户共销售4.93亿元，占营业收入的48.78%
┌───────────────────────┬──────────┬──────────┐
│客户名称 │ 营收额(万元)│ 占比(%)│
├───────────────────────┼──────────┼──────────┤
│合计 │ 49283.40│ 48.78│
└───────────────────────┴──────────┴──────────┘
【4.前5名供应商采购表】
截止日期:2023-12-31
前5大供应商共采购1.05亿元，占总采购额的26.17%
┌───────────────────────┬──────────┬──────────┐
│供应商名称 │ 采购额(万元)│ 占比(%)│
├───────────────────────┼──────────┼──────────┤
│合计 │ 10470.58│ 26.17│
└───────────────────────┴──────────┴──────────┘
【5.经营情况评述】
截止日期:2023-12-31
●发展回顾:
一、报告期内公司所处行业情况
集成电路是国家的支柱性产业，在引领新一轮科技革命和产业变革中起到关键作用，也是加速数字经济
赋能升级、支撑新基建高质量发展的战略性、基础性和先导性产业。集成电路产业包括EDA工具、芯片设计
、晶圆制造、封装测试、设备与零部件制造和材料供应等各个环节，这些环节相互依存，形成了完整的集成
电路产业链。其中，EDA工具与设备、材料并称为集成电路产业的三大战略基础支柱。公司主要从事用于集
成电路设计、制造和封装的EDA工具软件开发、销售及相关服务业务。
EDA行业市场集中度较高，全球EDA行业主要由楷登电子、新思科技和西门子EDA垄断，上述三家公司属
于具有显著领先优势的第一梯队。华大九天与其他几家企业，凭借部分领域的全流程工具或在局部领域的领
先优势，位列全球EDA行业的第二梯队。第三梯队的企业主要聚焦于某些特定领域或用途的点工具，整体规
模和产品完整度与前两大梯队的企业存在明显的差距。
对于国内EDA市场，目前仍由国际三巨头占据主导地位，国内EDA供应商目前所占市场份额较小。华大九
天通过十余年发展再创新，不断丰富和完善模拟电路设计全流程EDA工具系统、存储电路设计全流程EDA工具
系统、射频电路设计全流程EDA工具系统、数字电路设计EDA工具、平板显示电路设计全流程EDA工具系统、
晶圆制造EDA工具和先进封装设计EDA工具等解决方案，并持续获得市场突破。
EDA工具保证了各阶段、各层次设计过程的准确性，降低了设计成本、缩短了设计周期、提高了设计效
率，是集成电路产业产能性能的源头，EDA工具的发展加速了集成电路产业的技术革新。在当前集成电路产
业快速发展的大背景下，EDA行业主要呈现如下趋势：
1、后摩尔时代技术演进驱动EDA技术应用延伸拓展
在后摩尔时代，由“摩尔定律”驱动的芯片集成度和复杂度持续提升将为EDA工具发展带来新需求。在
设计方法学层面，EDA工具的发展方向主要包括系统级或行为级的软硬件协同设计方法、跨层级芯片协同验
证方法、面向设计制造与封测相融合的设计方法和芯片敏捷设计方法等四个方面。其中，系统级或行为级的
软硬件协同设计方法可以让设计师在完成芯片行为设计的基础上自动完成后续的芯片硬件的具体实现，同时
支持同步开展应用软件的开发，以达到设计效率提升的目的。跨层级芯片协同验证方法则强调验证工作实现
芯片设计与封装、印制电路板甚至整个应用系统相组合的跨层级协同验证，以确保设计的正确性。面向设计
制造与封测相融合的设计方法则追求在芯片设计的各个阶段实现与制造工艺的融合，以期提升芯片最终生产
良率。芯片敏捷设计方法则通过算法和软件需求定义芯片架构实现快速设计和快速迭代。此外，在后摩尔时
代，芯粒（Chiplet）技术已成为重要的发展方向。芯粒技术将不同工艺节点和不同材质的芯片通过先进的
集成技术（如3D集成技术）封装集成在一起，形成一个系统芯片，实现了一种新形式的IP复用。这一过程需
要EDA工具提供全面支持，促进EDA技术应用的延伸拓展。
综上，后摩尔时代技术从单芯片的集成规模、功能集成、工艺、材料等方面的演进驱动着EDA技术的进
步和其应用的延伸拓展。
2、设计方法学创新辅助平抑芯片设计成本
EDA工具的发展创新极大程度提高了芯片设计效率。EDA工具技术的进步和应用的推广一直以来是推动芯
片设计成本保持在合理范围的重要方式。根据加州大学圣迭戈分校AndrewKahng教授在2013年的推测，2011
年设计一款消费级应用处理器芯片的成本约4,000万美元，如果不考虑1993年至2009年的EDA技术进步，相关
设计成本可能高达77亿美元，EDA技术进步让设计效率提升近200倍。同时，可重复使用的平台模块、异构并
行处理器的应用、基于先进封装集成技术的芯粒技术等成为驱动设计效率提升的重要方式，而上述方式的应
用同样也是与EDA技术的进步相辅相成的。因此，EDA工具的发展从整体上提升了芯片设计的效率，从而平抑
了芯片设计的总体成本。
3、人工智能技术将在EDA领域扮演更重要的角色
近年来，伴随芯片设计基础数据规模的不断增加、系统运算能力的阶跃式上升，人工智能技术在EDA领
域的应用出现了新的发展契机。另一方面，芯片复杂度的提升以及设计效率需求的提高同样要求人工智能技
术赋能EDA工具的升级，辅助降低芯片设计门槛、提升芯片设计效率。
4、云技术在EDA领域的应用日趋深入
伴随EDA云平台的逐步发展，云技术在EDA领域的应用第一可以有效避免芯片设计企业因流程管理、计算
资源不足带来的研发风险，保障企业研发生产效率；第二可以有效降低企业在服务器配置和维护方面的费用
，让企业根据实际需求更加灵活地使用计算资源；第三可以使芯片设计工作摆脱物理环境制约，尤其在居家
办公需求下令EDA云平台发挥了重要作用；第四有助于EDA技术在教育领域的推广和应用，支持设计人才培养
等相关工作。
5、芯片-系统设计一体化促使EDA与CAE走向融合
汽车电子、5G通信等应用场景在性能、安全性、可靠性等方面对芯片和系统提出了更加严苛的设计要求
；与此同时，先进封装集成技术的广泛应用使集成电路逐渐发展为集成系统，芯片设计复杂度和流片成本不
断攀升。上述应用和技术演进趋势在EDA领域催生了芯片-系统设计一体化需求，即对包含芯片、封装、PCB
等的整个系统进行设计、验证与优化。在此背景下，以往分属两个赛道的EDA软件与计算机辅助工程（CAE）
软件正在发生融合。新思科技于2024年1月宣布其计划收购工程仿真软件公司Ansys，从而打造从芯片到系统
的设计解决方案。公司也紧跟市场及技术发展趋势，针对芯片与系统结合应用的芯粒设计，发布了部分设计
及验证解决方案，并将在系统融合领域加强技术及产品布局。
二、报告期内公司从事的主要业务
（一）公司主要业务
公司主要从事用于集成电路设计、制造和封装的EDA工具软件开发、销售及相关服务业务。EDA是Electr
onic Design Automation的简称，即电子设计自动化。运用EDA技术形成的工具称为EDA工具。打开芯片的封
装外壳，在高倍显微镜下对其表面进行观察，将会看到无数规则摆放的器件和连线，这就是芯片的版图。设
计和制造这个版图的各个环节都需要用到相应的EDA工具。EDA工具是集成电路设计、制造、封装、测试等工
作的必备工具，是贯穿整个集成电路产业链的战略基础支柱之一。随着集成电路产业的快速发展，设计规模
、复杂度、工艺先进性等不断提升，EDA工具的作用更加突出，已成为提高设计效率、加速产业技术进步与
革新的关键因素。
经过多年的持续研发和技术积累，截至2023年12月31日，公司已获得授权专利243项和已登记软件著作
权138项。报告期内，公司EDA领域研发投入金额为68,478.84万元，主要用于集成电路设计及制造领域的EDA
工具研发。
截至本报告期末，公司拥有员工1,023人，其中研发技术人员774人，占公司员工总数的76%。研发团队
以研究生及以上学历为主，其中硕士研究生及以上学历548人，占研发人员总数的71%。截至本报告期末，公
司核心技术人员未有离职情况。
（二）主要产品及服务
公司原有产品包括模拟电路设计全流程EDA工具系统、数字电路设计EDA工具、平板显示电路设计全流程
EDA工具系统、晶圆制造EDA工具和先进封装设计EDA工具等软件，报告期内，公司新推出了存储电路设计全
流程EDA工具系统和射频电路设计全流程EDA工具系统等软件。除了上述软件，公司还围绕相关领域提供技术
服务，报告期内，公司开展基础IP业务，为众多客户提供了IP解决方案，成功支持了客户的产品设计及流片
。公司产品和服务主要应用于集成电路设计、制造及封装领域。
1、公司EDA工具软件产品情况
（1）模拟电路设计全流程EDA工具系统
模拟集成电路设计是指对模拟电路进行结构设计、版图设计、功能和物理验证的全过程。这一过程包括
原理图编辑、电路仿真、版图编辑、物理验证、寄生参数提取、可靠性分析等环节。
模拟电路的设计从原理图设计开始。原理图包含抽象化的器件符号及连线，这些符号表示晶体管、电阻
、电容等。为了确保电路工作正确，设计师需要用到电路仿真工具以模拟电路的功能、性能等，设计师根据
仿真的结果不断优化电路设计。仿真环节使设计师不用将电路真正制造出来去检查电路是否正确，节省了大
量的时间和成本。
此后，芯片设计进入版图设计环节。版图设计主要包括版图的布局和布线，通过版图设计工具将每个器
件放置到合适位置，并用图形将各个器件进行正确的连接。版图设计完成后，需进行物理验证，以确保版图
与原理图一致并且符合晶圆制造的要求。由于器件、金属线等都存在寄生电阻和电容，这些电阻电容会对电
路的实际工作产生影响。因此完成物理验证后，还需对版图进行寄生参数提取，产生包含寄生参数的后仿真
电路网表，并通过后仿真来验证电路实际工作的各项功能和性能。
此外，由于压降的存在会直接影响器件的工作性能，而电流密度局部过大会导致金属连线和器件工作失
效。因此除了以上的各项验证环节外，压降和电流密度等可靠性分析也是模拟电路设计必不可少的验证环节
。
公司是我国唯一能够提供模拟电路设计全流程EDA工具系统的本土EDA企业。该EDA工具系统包括原理图
编辑工具、版图编辑工具、电路仿真工具、物理验证工具、寄生参数提取工具和可靠性分析工具等，为用户
提供了从电路到版图、从设计到验证的一站式完整解决方案。
公司模拟电路设计全流程EDA工具系统主要客户群体为集成电路设计企业，包括从事模拟芯片设计和大
规模系统级芯片设计的企业，主要用于模拟芯片和系统级芯片中模拟电路模块的设计和验证。模拟芯片主要
包括电源管理类芯片和信号链芯片等。电源管理芯片是在电子设备系统中担负起对电能的变换、分配、检测
及其他电能管理职责的芯片，在不同产品应用中发挥不同的电压、电流管理功能，需要针对不同的应用采用
不同的电路设计。信号链芯片是系统中信号从输入到输出路径中使用的芯片，包括信号的采集、放大、传输
、处理等功能。系统级芯片包括网络芯片、智能手机处理器芯片等，这些芯片中也包含电源控制、数模转换
等模拟设计模块。模拟芯片和系统级芯片被广泛应用于计算机、网络通讯、数据中心、照明、家用电器、智
能家居、消费类电子等领域。
电路仿真工具ALPS获得晶圆制造商SamsungFoundry的8nm及5nm认证；晶体管级电源完整性分析工具Patr
on获得14nm认证；物理验证工具ArgusDRC/LVS获得28nm认证。
截至本报告披露日，原理图/版图编辑工具Aether、电路仿真工具ALPS、物理验证工具ArgusDRC/LVS、
功率器件可靠性分析工具Polas和晶体管级电源完整性分析工具Patron均获得ISO26262TCL3和IEC61508T2国
际标准认证证书，能够支持汽车安全完整性标准最高ASILD级别的芯片设计。
（2）存储电路设计全流程EDA工具系统
存储芯片作为电子系统的粮仓、数据的载体，是集成电路中不可或缺的组成部分，在消费电子、智能终
端等领域有着广泛的应用。近年来随着汽车电子、5G通讯、物联网、可穿戴等热门新兴领域的崛起，以及中
国在电子制造领域水平的不断进步，国内存储芯片产品的需求量逐年攀升。
存储电路设计流程与模拟电路类似，但因存储设计包含大量存储阵列单元，设计规模大、工艺制程特殊
、设计可靠性要求高等特点，对存储电路设计工具提出了更高的要求，需要更大容量、适配存储设计特点的
电路图版图设计平台、大容量快速仿真器以及适用于存储阵列特点的物理验证和高可靠性分析等工具。
存储电路设计的核心是全定制电路设计，报告期内，公司针对存储电路设计特点新推出了存储电路全定
制设计全流程EDA工具系统。该系统包括存储电路原理图编辑工具、存储电路版图编辑工具、电路仿真工具
、存储电路快速仿真工具、存储电路物理验证工具、存储电路寄生参数提取工具和存储电路可靠性分析工具
等，为用户提供了从电路到版图、从设计到验证的一站式完整解决方案。
存储电路设计各工具介绍如下：
针对存储设计规模大、阵列单元重复率高的特点，公司在全定制设计平台Aether上开发了独特的阵列显
示优化技术，极大提升了存储电路和版图的显示效率和精度。同时，针对存储设计需要大量定制化功能开发
的特点，特别为设计平台适配了开放的Python脚本系统，为存储电路设计的扩展开发提供了更强大、便利的
接口和生态支撑。另外，通过与存储设计合作伙伴的合作，特别推出了面向存储设计的自动化与集成化功能
和流程，减少了大量繁复的手工操作，缩短了设计周期，提高了设计效率。
存储设计规模大、工艺复杂且设计中存在大量重复的阵列单元，物理验证精度要求高、验证耗时长，已
经成为存储设计的重要瓶颈。公司在物理验证工具ArgusDRC/LVS中针对性的开发了重复阵列和重叠层次优化
技术，相较传统的物理验证工具性能提升了2-3倍，有效的解决了大规模存储设计版图验证的效率瓶颈；开
发了基于Pattern的辅助分析调试模块，帮助设计工程师快速的归纳和定位设计错误，极大的减少了存储设
计验证迭代的周期。针对存储设计可靠性要求高的特点，报告期内，公司新推出了电气规则检查模块ArgusP
ERC，用于存储电路常用的点到点电阻网络分析检查、最短电路路径检查、ESD/LU/IR等电气规则的分析验证
，有效支撑了存储设计的可靠性设计分析需求。为提高在制造生产过程中化学机械研磨工艺及光刻工艺窗口
，公司新推出了Dummy图形填充模块ArgusFill，用于存储电路各种常用Dummy图形快速填充，使存储电路设
计版图各层次图形满足密度和均匀性要求，为存储电路可制造性设计及良率提升提供了重要的产品和技术支
撑。此外，存储设计的版图RAM一致性对存储设计至关重要，报告期内，公司新推出了基于模式识别的物理
验证模块ArgusPM，可快速、准确地定位RAM改动，为存储设计的良率提升提供了重要的产品和技术支撑。
针对存储设计工艺特征尺寸小、寄生效应复杂、存储单元大量重复等特点，寄生参数提取工具RCExplor
er通过优化内建模型库并结合高精度的三维提取引擎（3DFieldSolver），支持对复杂器件结构下的寄生效
应进行建模；同时该工具改进了内部扫描线算法，结合多线程和多机并行模式，提升了重复存储单元场景的
寄生提取效率。
为了解决大规模存储电路特别是带有寄生电阻电容的超大电源网络的EMIR分析验证的容量和效率问题，
晶体管级电源完整性分析工具Patron针对存储重复单元阵列的特点，采用重用共享技术，进行了性能和内存
优化。同时，该工具基于电流、电压混合迭代方法，优化了先进工艺制程上更为复杂的EM规则检查，支持考
虑热效应的电源和信号网络的快速动态EM分析，支持电源网络的完整性分析，并提供最短路径分析功能，加
快了设计人员对电源网络的关键路径识别。另外，该工具能够快速导入EMIR分析结果，支持版图可视化反标
功能，工具配置简洁易用，实现了存储电路EMIR签核加速。
（3）射频电路设计全流程EDA工具系统
射频电路是指能通过天线向外界发射或接收高频电磁波的电路，主要用于无线传输，在通信系统、航空
航天、汽车雷达以及自动识别系统中具有广泛的应用。随着无线通信技术的不断发展和智能设备的普及，射
频芯片的需求持续增加，同时，5G毫米波通信和汽车电子等应用的快速增长也为射频集成电路行业迅速发展
带来了更多机遇。
射频电路按照制造工艺的不同，分为硅基射频电路和化合物射频电路两大类。其中，以CMOS工艺为主的
硅基射频电路，成本较低且易与其他电路集成，广泛应用于无线通信系统；以砷化镓、磷化铟和氮化镓等工
艺为主的化合物射频电路，频率高、噪声低、输出功率大，主要用于微波、毫米波频段的单片集成电路设计
。
射频电路设计流程与模拟电路具有一定的相似性，是指通过对射频电路进行电路设计、版图设计、功能
仿真和物理验证以实现射频设计的全过程。这一过程通常包括射频器件模型提取、电路原理图编辑、电路仿
真、版图编辑、电磁场仿真、电路电磁场联合仿真、物理验证等多个环节。
射频电路分为硅基工艺及化合物工艺，其中，硅基工艺射频电路全流程设计可以通过公司模拟电路设计
全流程EDA工具系统实现；此外，根据化合物工艺射频电路设计的特殊性，报告期内，公司新推出了化合物
射频电路设计全流程EDA工具系统，形成了完整的射频电路设计全流程EDA工具系统。该系统是国内唯一的射
频电路设计全流程EDA工具系统，具体包括射频模型提取工具、射频电路原理图编辑工具、射频电路版图编
辑工具、射频电路仿真工具、射频电路物理验证工具等；同时，通过开放标准接口集成了合作伙伴的电磁场
仿真工具，实现了射频电路设计全流程的贯通，为用户提供了从电路到版图、从设计到仿真验证的完整解决
方案。
射频电路设计各工具介绍如下：
射频模型提取工具XModel-RF针对射频模型市场需求，聚焦于射频模型参数提取的各个环节，实现了器
件测量、模型提取、模型验证等全部功能，可支持CMOS、化合物半导体等不同工艺，以及电容、电感、晶体
管等多种器件的射频模型提取。此外，该工具内建模板为用户提供一键式的解决方案，并且提供脚本支持，
满足了用户自主定制开发的相关要求。
报告期内，公司新推出了化合物射频电路设计平台AetherMW。该平台根据化合物射频电路的特点，开发
了原理图编辑、版图编辑、射频电路综合、射频数据显示与分析、射频通用元器件库等工具及模块，并支持
射频电路的优化、调谐与统计分析，解决了化合物射频电路从原理图到版图等各个环节的设计问题。
射频电路仿真工具ALPS-RF成功开发了频域、时域两大核心算法引擎，并以此为基础实现了大信号、小
信号以及噪声分析等完整的射频仿真功能，满足了射频电路设计的复杂仿真需求；此外，该工具采用了独创
的高性能求解引擎，具有高精度及并行高速等特点，极大地提高了射频电路设计的仿真效率。报告期内，射
频电路仿真工具ALPS-RF在拓宽分析类型、深挖仿真性能上继续发力。在功能方面，拓展包络跟随分析，满
足了调制信号的系统性仿真需求。在性能方面，对谐波平衡（HB）分析引擎继续优化，开发了振荡器辅助收
敛，振荡器-固频电路联合HB等新技术。此外，还开发了CPU-GPU异构射频仿真产品，相对ALPSCPU版本的HB
分析提速10倍，大幅提升了射频电路设计的仿真效率。
由于射频芯片要考虑高频信号处理和电磁干扰等，对版图布局要求更加严谨，针对射频版图的更多设计
要求，报告期内，物理验证工具Argus针对射频电路设计特点进行了技术升级和性能调优，实现了更加精确
的器件耦合检查、布局布线合理性检查、45°走线检查以及对各类复杂图形做高精度的检查及器件提取功能
，为用户提供signoff级别的验证服务。同时，提供了简单易用的调试功能，可帮助版图设计工程师快速定
位版图设计错误、加速验证过程，并借助层次化并行、版图预处理等高性能引擎技术缩短了射频电路设计周
期。
（4）数字电路设计EDA工具
数字电路设计是指电路功能设计、逻辑综合、物理实现以及电路和版图分析验证的过程。这一过程通常
分为数字前端和数字后端两部分，主要包括单元库建库、逻辑仿真、逻辑综合、布局布线、寄生参数提取、
时序分析与优化、物理验证和版图集成与分析等环节。
数字前端设计流程从设计架构开始，用硬件语言对芯片功能进行描述编码；通过仿真工具进行逻辑仿真
，检验设计代码的正确性；然后通过逻辑综合将设计代码映射到电路结构，输出描述数字电路结构的电路网
表文件。
数字后端设计流程负责将前端设计生成的电路网表实现为可生产的物理版图。通过布局布线工具将电路
网表中使用到的各种单元和IP在版图上进行合理摆放、连接，形成布局布线后的电路网表和版图；对布局布
线后的版图进行寄生参数提取，再进行时序分析和优化、物理验证等工作，确认设计不存在功能和物理规则
上的问题；最后进行版图集成，形成最终交付晶圆代工厂生产的版图。
公司的数字电路设计EDA工具为数字电路设计的部分环节提供了关键解决方案，具体包括单元库特征化
提取工具、存储器电路特征化提取工具、混合信号电路模块特征化提取工具、单元库/IP质量验证工具、逻
辑综合工具、时序功耗优化工具、高精度时序仿真分析工具、时钟质量检视与分析工具、版图集成与分析工
具、大规模数字物理验证和大规模数字寄生参数提取工具等。
逻辑综合是在用户时序和面积等约束条件下，将数字电路的寄存器传输级（RTL）描述转化为指定工艺
下的门级电路网表的过程，是数字设计和实现流程的重要环节。
报告期内，公司新推出了逻辑综合工具ApexSyn，该工具实现了从RTL设计到门级网表的自动综合、扫描
链电路插入，以及对设计进行性能、面积和功耗的优化。同时，工具支持多种LogicWare设计组件，使工具
更易用，且提高了密集型数据通路设计结果的质量。目前，该工具已在多家客户实现应用落地。
报告期内，单元库/IP质量验证工具Qualib获得ISO26262TCL3和IEC61508T2国际标准认证证书，能够支
持汽车安全完整性标准最高ASILD级别的芯片设计。
（5）平板显示电路设计全流程EDA工具系统
平板显示电路设计与模拟电路的设计理念、设计过程和设计原则有一定的相似性。公司在已有模拟电路
设计工具的基础上，结合平板显示电路设计的特点，开发了全球领先的平板显示电路设计全流程EDA工具系
统。
该EDA工具系统包含平板显示电路设计器件模型提取工具、平板显示电路设计原理图编辑工具、平板显
示电路设计版图编辑工具、平板显示电路设计电路仿真工具、平板显示电路设计物理验证工具、平板显示电
路设计寄生参数提取工具和平板显示电路设计可靠性分析工具等。以上工具被集成在统一的设计平台中，为
设计师提供了一套从原理图到版图，从设计到验证的一站式解决方案，为提高平板显示电路设计效率，保证
设计质量提供了有力的工具支撑。
报告期内，公司新推出了面向平板显示触控面板设计的寄生参数提取工具RCExploerFPDTP和升级版平板
显示电路设计原理图和版图编辑工具AetherFPD。
RCExploerFPDTP在RCExploerFPD的基础上增加了对平板显示电路7*7触控单元（手触和笔触）的寄生参
数提取模块，为平板显示触控面板设计分析及优化提供了参考依据。
AetherFPD主要在核心数据库和版图编辑方面进行了技术升级，提升了版图编辑和显示的性能，增强了T
P（触控面板）设计、极窄边框设计的功能和易用性，优化了OLED（有机发光二极管）面板布线技术，为平
板显示的版图编辑提供了更高效、完整的解决方案。
（6）晶圆制造EDA工具
公司针对晶圆制造厂的工艺开发和IP设计需求，提供了相关的晶圆制造EDA工具，公司晶圆制造领域原
有工具包括器件模型提取工具、IBIS模型建模工具、光刻掩模版布局设计工具、存储器编译器开发工具、单
元库特征化提取工具、存储器电路特征化提取工具、混合信号电路模块特征化提取工具、单元库/IP质量验
证工具、版图集成与分析工具以及模拟电路设计全流程EDA工具等。
报告期内，公司在晶圆制造领域新推出了光刻掩膜版数据处理与验证分析平台GoldMask、参数化版图单
元开发工具PCM、界面化版图单元开发工具PLM、测试芯片版图自动化生成工具TPM以及PDK自动化开发和验证
平台PBQ等五款工具。各工具具体介绍如下：
光刻掩膜版数据处理与验证分析平台GoldMask是公司继光刻掩膜版布局设计工具Mage之后发布的又一款
应用于光刻掩膜版制造流程的EDA解决方案。GoldMask共包含三款工具：GoldMaskFracture、GoldMaskMRC和
GoldMaskViewer，它提供了强大的工具套件，主要用于版图数据切割转档、掩膜版数据验证、掩膜版数据查
看与分析等方面。GoldMaskFracture能够将版图数据转换为掩膜版生产机台可识别的数据格式，为版图数据
切割及转档提供了准确且快速的解决方案；GoldMaskMRC提供了全面而准确的掩膜版规则检查方案，能够对
掩膜版数据进行规则检查，确保掩膜版数据中的图形适应掩膜版制造工艺；GoldMaskViewer提供了方便的掩
膜版及版图数据查看及分析功能。
参数化版图单元开发工具PCM基于Python语言提供了丰富的参数化版图单元API，支持用户通过编写Pyth
on代码来开发设计PCell，创建和修改Python对象，完成几何图形、实例等对象的创建、移动、复制等功能
。
界面化版图单元开发工具PLM以PCM为基础，提供易学习与操作的图像化用户接口，无需编程即可实现复
杂和层次化的PCell编辑和设计，生成的Pcell库可直接应用于Aether等版图设计工具。该工具为PDK开发以
及IP设计用户提供了PDK开发工具市场中效能与兼容性最佳的PCell设计解决方案。
测试芯片版图自动化生成工具TPM以界面化可变参数单元为基础，可以批量实现基本版图单元的生成以
及测试版图的自动布局布线和拼接，大幅提高了测试芯片的设计效率，广泛应用于各种测试芯片的设计，如
工艺模型测试芯片的快速生成等。
PDK自动化开发和验证平台PBQ支持PDK开发项目的管理，包括开发文件管理、代码编辑和PDK编译功能，
实现PDK的高效开发。同时，提供了不同的PDK验证机制，可调用设计平台和物理验证工具，实现PDK的自动
化验证，保证了PDK的质量。
目前，公司在已有工具基础上，在晶圆制造EDA的多个细分领域形成了多个解决方案，包括PDK套件开发
方案、标准单元库和SRAM等基础IP的完整工具链支撑方案、光刻掩膜版数据准备和分析验证方案、物理规则
验证和可制造性检查方案等，为晶圆制造厂提供了重要的工具和技术支撑。
（7）先进封装设计EDA工具
封装是把晶圆厂生产出来的集成电路裸片（Die）放到一块
|
