经营分析☆ ◇301269 华大九天 更新日期：2025-05-03◇ 通达信沪深京F10
★本栏包括【1.主营业务】【2.主营构成分析】【3.前5名客户营业收入表】【4.前5名供应商采购表】
【5.经营情况评述】
【1.主营业务】
集成电路设计与制造的EDA工具软件开发、销售及相关服务。
【2.主营构成分析】
截止日期:2024-12-31
项目名 营业收入(元) 收入比例(%) 营业利润(元) 利润比例(%) 毛利率(%)
─────────────────────────────────────────────────
集成电路行业(行业) 12.22亿 100.00 11.41亿 100.00 93.31
─────────────────────────────────────────────────
EDA软件销售(产品) 10.92亿 89.36 10.92亿 95.77 100.00
技术服务(产品) 1.15亿 9.41 4417.42万 3.87 38.39
硬件、代理软件销售及其他(产品) 1496.25万 1.22 404.16万 0.35 27.01
─────────────────────────────────────────────────
境内(地区) 11.65亿 95.28 10.89亿 95.45 93.48
境外(地区) 5774.61万 4.72 5188.24万 4.55 89.85
─────────────────────────────────────────────────
截止日期:2024-06-30
项目名 营业收入(元) 收入比例(%) 营业利润(元) 利润比例(%) 毛利率(%)
─────────────────────────────────────────────────
集成电路行业(行业) 4.44亿 100.00 4.06亿 100.00 91.39
─────────────────────────────────────────────────
EDA软件销售(产品) 3.86亿 86.88 3.86亿 95.06 100.00
技术服务(产品) 5238.09万 11.80 1889.13万 4.66 36.07
硬件、代理软件销售及其他(产品) 584.19万 1.32 113.28万 0.28 19.39
─────────────────────────────────────────────────
境内(地区) 4.15亿 93.55 3.80亿 93.80 91.64
境外(地区) 2863.38万 6.45 2515.82万 6.20 87.86
─────────────────────────────────────────────────
截止日期:2023-12-31
项目名 营业收入(元) 收入比例(%) 营业利润(元) 利润比例(%) 毛利率(%)
─────────────────────────────────────────────────
集成电路行业(行业) 10.10亿 100.00 9.48亿 100.00 93.78
─────────────────────────────────────────────────
EDA软件销售(产品) 9.05亿 89.56 9.05亿 95.50 100.00
技术开发服务(产品) 8218.77万 8.13 3809.26万 4.02 46.35
硬件、代理软件销售(产品) 2327.37万 2.30 456.72万 0.48 19.62
─────────────────────────────────────────────────
境内(地区) 9.44亿 93.41 8.88亿 93.68 94.06
境外(地区) 6661.83万 6.59 5989.82万 6.32 89.91
─────────────────────────────────────────────────
截止日期:2023-06-30
项目名 营业收入(元) 收入比例(%) 营业利润(元) 利润比例(%) 毛利率(%)
─────────────────────────────────────────────────
集成电路行业(行业) 4.05亿 100.00 3.87亿 100.00 95.55
─────────────────────────────────────────────────
EDA软件销售(产品) 3.82亿 94.46 3.82亿 98.86 100.00
硬件、代理软件销售(产品) 1327.95万 3.28 --- --- ---
技术开发服务(产品) 915.13万 2.26 --- --- ---
─────────────────────────────────────────────────
境内(地区) 3.83亿 94.55 3.67亿 94.82 95.82
境外(地区) 2206.27万 5.45 --- --- ---
─────────────────────────────────────────────────
【3.前5名客户营业收入表】
截止日期:2024-12-31
前5大客户共销售6.13亿元，占营业收入的50.19%
┌───────────────────────┬───────────┬───────────┐
│客户名称 │ 营收额(万元)│ 占比(%)│
├───────────────────────┼───────────┼───────────┤
│合计 │ 61347.82│ 50.19│
└───────────────────────┴───────────┴───────────┘
【4.前5名供应商采购表】
截止日期:2024-12-31
前5大供应商共采购0.73亿元，占总采购额的35.53%
┌───────────────────────┬───────────┬───────────┐
│供应商名称 │ 采购额(万元)│ 占比(%)│
├───────────────────────┼───────────┼───────────┤
│合计 │ 7321.32│ 35.53│
└───────────────────────┴───────────┴───────────┘
【5.经营情况评述】
截止日期:2024-12-31
●发展回顾:
一、报告期内公司所处行业情况
集成电路是国家的支柱性产业，在引领新一轮科技革命和产业变革中起到关键作用，也是加速数字经济
赋能升级、支撑新基建高质量发展的战略性、基础性和先导性产业。集成电路产业包括EDA工具、芯片设计
、晶圆制造、封装测试、设备与零部件制造和材料供应等各个环节，这些环节相互依存，形成了完整的集成
电路产业链。其中，EDA工具与设备、材料并称为集成电路产业的三大战略基础支柱。公司主要从事用于集
成电路设计、制造和封装的EDA工具软件开发、销售及相关服务业务。
EDA行业市场集中度较高，全球EDA行业主要由楷登电子、新思科技和西门子EDA垄断，上述三家公司属
于具有显著领先优势的第一梯队。华大九天与其他几家企业，凭借部分领域的全流程工具或在局部领域的领
先优势，位列全球EDA行业的第二梯队。第三梯队的企业主要聚焦于某些特定领域或用途的点工具，整体规
模和产品完整度与前两大梯队的企业存在明显的差距。
对于国内EDA市场，目前仍由国际三巨头占据主导地位，国内EDA供应商目前所占市场份额较小。华大九
天通过十余年发展再创新，不断丰富和完善模拟电路设计全流程EDA工具系统、存储电路设计全流程EDA工具
系统、射频电路设计全流程EDA工具系统、数字电路设计EDA工具、平板显示电路设计全流程EDA工具系统、
晶圆制造EDA工具、先进封装设计EDA工具和3DIC设计EDA工具等解决方案，并持续获得市场突破。
EDA工具保证了各阶段、各层次设计过程的准确性，降低了设计成本、缩短了设计周期、提高了设计效
率，是集成电路产业产能性能的源头，EDA工具的发展加速了集成电路产业的技术革新。在当前集成电路产
业快速发展的大背景下，EDA行业主要呈现如下趋势：
1、后摩尔时代技术演进驱动EDA技术应用延伸拓展
在后摩尔时代，由“摩尔定律”驱动的芯片集成度和复杂度持续提升将为EDA工具发展带来新需求。在
设计方法学层面，EDA工具的发展方向主要包括系统级或行为级的软硬件协同设计方法、跨层级芯片协同验
证方法、面向设计制造与封测相融合的设计方法和芯片敏捷设计方法等四个方面。其中，系统级或行为级的
软硬件协同设计方法可以让设计师在完成芯片行为设计的基础上自动完成后续的芯片硬件的具体实现，同时
支持同步开展应用软件的开发，以达到设计效率提升的目的。跨层级芯片协同验证方法则强调验证工作实现
芯片设计与封装、印制电路板甚至整个应用系统相组合的跨层级协同验证，以确保设计的正确性。面向设计
制造与封测相融合的设计方法则追求在芯片设计的各个阶段实现与制造工艺的融合，以期提升芯片最终生产
良率。芯片敏捷设计方法则通过算法和软件需求定义芯片架构实现快速设计和快速迭代。此外，在后摩尔时
代，芯粒（Chiplet）技术已成为重要的发展方向。芯粒技术将不同工艺节点和不同材质的芯片通过先进的
集成技术（如3D集成技术）封装集成在一起，形成一个系统芯片，实现了一种新形式的IP复用。这一过程需
要EDA工具提供全面支持，促进EDA技术应用的延伸拓展。
综上，后摩尔时代技术从单芯片的集成规模、功能集成、工艺、材料等方面的演进驱动着EDA技术的进
步和其应用的延伸拓展。
2、设计方法学创新辅助平抑芯片设计成本
EDA工具的发展创新极大程度提高了芯片设计效率。EDA工具技术的进步和应用的推广一直以来是推动芯
片设计成本保持在合理范围的重要方式。根据加州大学圣迭戈分校AndrewKahng教授在2013年的推测，2011
年设计一款消费级应用处理器芯片的成本约4,000万美元，如果不考虑1993年至2009年的EDA技术进步，相关
设计成本可能高达77亿美元，EDA技术进步让设计效率提升近200倍。同时，可重复使用的平台模块、异构并
行处理器的应用、基于先进封装集成技术的芯粒技术等成为驱动设计效率提升的重要方式，而上述方式的应
用同样也是与EDA技术的进步相辅相成的。因此，EDA工具的发展从整体上提升了芯片设计的效率，从而平抑
了芯片设计的总体成本。
3、人工智能技术将在EDA领域扮演更重要的角色
近年来，伴随芯片设计基础数据规模的不断增加、系统运算能力的阶跃式上升，人工智能技术（AI）在
EDA领域的应用出现了新的发展契机。一方面，芯片复杂度的提升以及设计效率需求的提高同样要求AI赋能E
DA工具的升级，辅助降低芯片设计门槛、提升芯片设计效率。另一方面，AI驱动的云原生EDA工具崛起。云
平台与AI技术结合，推动EDA工具向智能化演进。AI技术已经在代码生成、电路优化、布局布线、可靠性分
析等领域展现出价值。
4、云技术在EDA领域的应用日趋深入
伴随EDA云平台的逐步发展，云技术在EDA领域的应用第一可以有效避免芯片设计企业因流程管理、计算
资源不足带来的研发风险，保障企业研发生产效率；第二可以有效降低企业在服务器配置和维护方面的费用
，让企业根据实际需求更加灵活地使用计算资源；第三可以使芯片设计工作摆脱物理环境制约，尤其在居家
办公需求下令EDA云平台发挥了重要作用；第四有助于EDA技术在教育领域的推广和应用，支持设计人才培养
等相关工作。
5、芯片-系统设计一体化促使EDA与CAE走向融合
汽车电子、5G通信等应用场景在性能、安全性、可靠性等方面对芯片和系统提出了更加严苛的设计要求
；与此同时，先进封装集成技术的广泛应用使集成电路逐渐发展为集成系统，芯片设计复杂度和流片成本不
断攀升。上述应用和技术演进趋势在EDA领域催生了芯片-系统设计一体化需求，即对包含芯片、封装、PCB
等的整个系统进行设计、验证与优化。在此背景下，以往分属两个赛道的EDA软件与计算机辅助工程（CAE）
软件正在发生融合。新思科技于2024年1月宣布其收购工程仿真软件公司Ansys，强化了其芯片-封装-系统的
协同仿真能力。公司也紧跟市场及技术发展趋势，针对芯片与系统结合应用的芯粒设计，发布了部分设计及
验证解决方案，并将在系统融合领域加强技术及产品布局。2024年，UCIe联盟推动Chiplet接口标准普及，
公司相应EDA工具及时做了适配，实现多工艺节点芯片的协同设计与仿真，极大缩短了设计周期。
二、报告期内公司从事的主要业务
（一）公司主要业务
公司主要从事用于集成电路设计、制造和封装的EDA工具软件开发、销售及相关服务业务。EDA是Electr
onicDesignAutomation的简称，即电子设计自动化。运用EDA技术形成的工具称为EDA工具。打开芯片的封装
外壳，在高倍显微镜下对其表面进行观察，将会看到无数规则摆放的器件和连线，这就是芯片的版图。设计
和制造这个版图的各个环节都需要用到相应的EDA工具。EDA工具是集成电路设计、制造、封装、测试等工作
的必备工具，是贯穿整个集成电路产业链的战略基础支柱之一。随着集成电路产业的快速发展，设计规模、
复杂度、工艺先进性等不断提升，EDA工具的作用更加突出，已成为提高设计效率、加速产业技术进步与革
新的关键因素。
经过多年的持续研发和技术积累，截至2024年12月31日，公司已获得授权专利342项和已登记软件著作
权171项。报告期内，公司EDA领域研发投入金额为86812.07万元，主要用于集成电路设计及制造领域的EDA
工具研发。
截至本报告期末，公司拥有员工1202人，其中研发技术人员914人，占公司员工总数的76%。研发团队以
研究生及以上学历为主，其中硕士研究生及以上学历652人，占研发人员总数的71%。截至本报告期末，公司
核心技术人员未有离职情况。
（二）主要产品及服务
公司产品包括全定制设计平台EDA工具系统、数字电路设计EDA工具、晶圆制造EDA工具、先进封装设计E
DA工具和3DIC设计EDA工具等软件及相关技术服务。其中，全定制设计平台EDA工具系统包括模拟电路设计流
程EDA工具系统、存储电路设计流程EDA工具系统、射频电路设计流程EDA工具系统和平板显示电路设计流程E
DA工具系统；技术服务主要包括基础IP、晶圆制造工程服务及其他相关服务。公司产品和服务主要应用于集
成电路设计、制造及封装领域。
1、公司EDA工具软件产品情况
1.1全定制设计平台EDA工具系统
全定制设计是一种所有器件和互连版图都以人工设计为主的设计方法，模拟电路设计、存储电路设计、
射频电路设计和平板显示电路设计等均采用此设计方法。所以，公司当前的全定制设计平台EDA工具系统包
括模拟电路设计全流程EDA工具系统、存储电路设计全流程EDA工具系统、射频电路设计全流程EDA工具系统
、平板显示电路设计全流程EDA工具系统。
另外，随着集成电路规模的逐渐扩大，全定制设计的自动化、智能化和集成化需求日益迫切。报告期内
，公司在现有全定制设计平台的基础上，基于统一数据库开发了全定制设计平台生态系统PyAether。PyAeth
er运用人工智能（AI）、数据挖掘、数据分析等技术，提供了1.2万个接口函数，使用户可轻松实现自动化
设计、自定义功能开发、工作流程优化、与第三方工具集成等，大幅提升了设计效率。
1.1.1模拟电路设计全流程EDA工具系统
模拟集成电路设计是指对模拟电路进行结构设计、版图设计、功能和物理验证的全过程。这一过程包括
原理图编辑、电路仿真、版图编辑、物理验证、寄生参数提取、可靠性分析等环节。
模拟电路的设计从原理图设计开始。原理图包含抽象化的器件符号及连线，这些符号表示晶体管、电阻
、电容等。为了确保电路工作正确，设计师需要用到电路仿真工具以模拟电路的功能、性能等，设计师根据
仿真的结果不断优化电路设计。仿真环节使设计师不用将电路真正制造出来去检查电路是否正确，节省了大
量的时间和成本。
此后，芯片设计进入版图设计环节。版图设计主要包括版图的布局和布线，通过版图设计工具将每个器
件放置到合适位置，并用图形将各个器件进行正确的连接。版图设计完成后，需进行物理验证，以确保版图
与原理图一致并且符合晶圆制造的要求。由于器件、金属线等都存在寄生电阻和电容，这些电阻电容会对电
路的实际工作产生影响。因此完成物理验证后，还需对版图进行寄生参数提取，产生包含寄生参数的后仿真
电路网表，并通过后仿真来验证电路实际工作的各项功能和性能。
此外，由于压降的存在会直接影响器件的工作性能，而电流密度局部过大会导致金属连线和器件工作失
效。因此除了以上的各项验证环节外，压降和电流密度等可靠性分析也是模拟电路设计必不可少的验证环节
。
公司是我国唯一能够提供模拟电路设计全流程EDA工具系统的本土EDA企业。该EDA工具系统包括原理图
编辑工具、版图编辑工具、设计自动化工具、电路仿真工具、物理验证工具、寄生参数提取工具和可靠性分
析工具等，为用户提供了从电路到版图、从设计到验证的一站式完整解决方案。
公司模拟电路设计全流程EDA工具系统主要客户群体为集成电路设计企业，包括从事模拟芯片设计和大
规模系统级芯片设计的企业，主要用于模拟芯片和系统级芯片中模拟电路模块的设计和验证。模拟芯片主要
包括电源管理类芯片和信号链芯片等。电源管理芯片是在电子设备系统中担负起对电能的变换、分配、检测
及其他电能管理职责的芯片，在不同产品应用中发挥不同的电压、电流管理功能，需要针对不同的应用采用
不同的电路设计。信号链芯片是系统中信号从输入到输出路径中使用的芯片，包括信号的采集、放大、传输
、处理等功能。系统级芯片包括网络芯片、智能手机处理器芯片等，这些芯片中也包含电源控制、数模转换
等模拟设计模块。模拟芯片和系统级芯片被广泛应用于计算机、网络通讯、数据中心、照明、家用电器、智
能家居、消费类电子等领域。
公司晶体管级电源完整性分析工具Patron获得晶圆制造商SamsungFoundry的14nm认证；物理验证工具Ar
gusDRC/LVS获得28nm认证；电路仿真工具ALPS继获得8nm及5nm认证后，报告期内又获得4nm认证。公司原理
图/版图编辑工具Aether、电路仿真工具ALPS、物理验证工具ArgusDRC/LVS、功率器件可靠性分析工具Polas
和晶体管级电源完整性分析工具Patron均获得ISO26262TCL3和IEC61508T2国际标准认证证书，能够支持汽车
安全完整性标准最高ASILD级别的芯片设计。
报告期内，公司新推出了版图寄生参数分析工具ADA（AnalogDebugandAnalysis），颠覆了传统的设计
调试流程，以最快的速度实现设计收敛。按照传统的设计流程，验证设计的正确性是一项艰巨复杂的工作。
例如，评估寄生效应对设计的影响时，一般是通过后仿真实现的。若影响严重，需人工检查并修改版图，然
后再进行寄生参数提取和后仿真。反复循环此操作，直至寄生效应符合设计要求为止。这种调试验证流程，
不但要求设计者有丰富的工作经验，而且后仿真过程耗时长，导致整体调试效率极低。公司开发的版图寄生
参数分析工具ADA，彻底改变了调试流程，不但指导设计师快速定位问题，而且节省了大量后仿真时间，在
保证正确性的前提下实现设计快速收敛。
报告期内，公司新推出了设计自动化平台Andes，该平台目前包括模拟设计自动化工具AndesAnalog和功
率管设计自动化工具Andes Power。
Andes Analog面向模拟和硅基射频电路设计，通过对电路设计流程的深度优化，提供了从电路到版图的
全流程自动化解决方案。针对模拟和硅基射频设计流程特点，该工具推出自动布局规划、模块识别、自动布
线等功能，可实现从天到分钟的效率提升。AndesAnalog是业界唯一将布局规划与设计电路紧密结合的工具
，实现了所见即所得的高效设计。
AndesPower是一款面向电源芯片设计的高效自动化工具，可实现功率管版图的快速生成与优化。该工具
通过设计参数化，将功率管版图的复杂绘制过程简化为一键自动生成，将原2-3天的手工绘制时间大幅缩短
至1小时以内。同时，该工具基于客户输入的每层金属峰值电压、违例面积、导通阻抗等关键参数，采用先
进的多目标优化算法，实现了版图的自动优化，将传统手工迭代优化所需的一周压缩至1天内完成。此外，A
ndesPower在优化流程中深度融入了AI技术，进一步将优化时间缩短至1小时，显著提升了电源芯片设计的效
率和质量。
为满足不同设计需要，公司在版图编辑工具AetherLE的基础上新开发了多种设计功能。例如，针对多重
曝光技术要求，该工具对相同金属的不同掩膜层采用不同颜色显示，用户可通过“着色功能”对掩膜层进行
着色操作；在有些设计中，晶圆制造厂对GuardRing（保护环）的结构有更复杂的要求。对此该工具提供了G
uardRing可变参数配置功能，用户通过修改各类参数，可自动生成不同形状和大小的GuardRing。
报告期内，公司晶体管级电源完整性分析工具Patron，凭借仿真-计算同步的技术创新，突破了传统EM/
IR分析中仿真与计算分离的瓶颈，工具性能提高了3倍。同时，该工具进行了磁盘优化，实现数据高效共享
，存储空间节省50%。此外，寄生参数提取工具RCExplorer进行了性能与易用性升级，全流程端到端效率及
易用性大幅提升。
1.1.2存储电路设计全流程EDA工具系统
存储芯片作为电子系统的粮仓、数据的载体，是集成电路中不可或缺的组成部分，在消费电子、智能终
端等领域有着广泛的应用。近年来随着汽车电子、5G通讯、物联网、可穿戴等热门新兴领域的崛起，以及中
国在电子制造领域水平的不断进步，国内存储芯片产品的需求量逐年攀升。
存储电路设计流程与模拟电路类似，但因存储设计包含大量存储阵列单元，设计规模大、工艺制程特殊
、设计可靠性要求高等特点，对存储电路设计工具提出了更高的要求，需要更大容量、适配存储设计特点的
电路图版图设计平台、大容量快速仿真器以及适用于存储阵列特点的物理验证和高可靠性分析等工具。
存储电路设计的核心是全定制电路设计，公司针对存储电路设计特点提供了存储电路全定制设计全流程
EDA工具系统。该系统包括存储电路原理图编辑工具、存储电路版图编辑工具、电路仿真工具、存储电路快
速仿真工具、存储电路物理验证工具、存储电路寄生参数提取工具和存储电路可靠性分析工具等，为用户提
供了从电路到版图、从设计到验证的一站式完整解决方案。
公司存储电路全定制设计全流程EDA工具系统，主要服务于集成电路领域的存储器设计及制造企业，以
及系统级芯片设计企业中的存储模块设计团队。针对存储电路设计，该系统支持包括但不限于静态随机存取
存储器(SRAM)、动态随机存取存储器(DRAM)以及闪速存储器(Flash)、磁随机存取存储器(MRAM)等多种类型
的存储芯片设计。在设计存储电路时，需综合考虑数据的读写速度、功耗、可靠性及集成度等多方面因素，
公司提供的存储电路全定制设计全流程EDA工具系统，提供从电路设计、仿真验证到版图生成的一站式服务
，助力设计工程师优化存储电路性能、缩短设计周期、提升良率，从而提升产品的市场竞争力。该系统设计
的存储芯片产品，广泛应用于数据中心、移动设备、消费电子、汽车电子以及工业控制等多个领域，为各类
高速、高可靠性的存储解决方案提供坚实的产品和技术支撑。
报告期内，存储电路快速仿真工具ALPSFS在性能优化和精度可靠性方面进步显著。性能方面，该工具通
过优化算法使得整体仿真时间缩短40%。精度方面，该工具改进了模型降阶算法、精度控制算法和功耗建模
技术，提高了功耗仿真的精度，能够精确预测电路在不同工作条件下的功耗表现，助力优化电源管理设计。
此外，该工具优化了同态技术，支持十亿数量级的超大存储电路的层次化反标，解决了超大存储电路芯片后
仿的瓶颈问题。
1.1.3射频电路设计全流程EDA工具系统
射频电路是指能通过天线向外界发射或接收高频电磁波的电路，主要用于无线传输，在通信系统、航空
航天、汽车雷达以及自动识别系统中具有广泛的应用。随着无线通信技术的不断发展和智能设备的普及，射
频芯片的需求持续增加，同时，5G毫米波通信和汽车电子等应用的快速增长也为射频集成电路行业迅速发展
带来了更多机遇。
射频电路按照制造工艺的不同，分为硅基射频电路和化合物射频电路两大类。其中，以CMOS工艺为主的
硅基射频电路，成本较低且易与其他电路集成，广泛应用于无线通信系统；以砷化镓、磷化铟和氮化镓等工
艺为主的化合物射频电路，频率高、噪声低、输出功率大，主要用于微波、毫米波频段的单片集成电路设计
。
射频电路设计流程与模拟电路具有一定的相似性，是指通过对射频电路进行电路设计、版图设计、功能
仿真和物理验证以实现射频设计的全过程。这一过程通常包括射频器件模型提取、电路原理图编辑、电路仿
真、版图编辑、电磁场仿真、电路电磁场联合仿真、物理验证等多个环节。
射频电路分为硅基工艺及化合物工艺，其中，硅基工艺射频电路全流程设计可以通过公司模拟电路设计
全流程EDA工具系统实现；此外，根据化合物工艺射频电路设计的特殊性，公司研发了化合物射频电路设计
全流程EDA工具系统，形成了完整的射频电路设计全流程EDA工具系统。该系统是国内唯一的射频电路设计全
流程EDA工具系统，具体包括射频模型提取工具、射频电路原理图编辑工具、射频电路版图编辑工具、射频
电路仿真工具、射频电路物理验证工具等；同时，通过开放标准接口集成了合作伙伴的电磁场仿真工具，实
现了射频电路设计全流程的贯通，为用户提供了从电路到版图、从设计到仿真验证的完整解决方案。
公司射频电路设计全流程EDA工具系统主要客户群体为射频集成电路设计企业，包括从事射频芯片和模
组设计的企业，主要用于射频芯片与模组的设计和验证。射频集成电路主要用于无线信号的发射与接收，包
括功率放大器、低噪声放大器、滤波器、开关、混频器、振荡器、衰减器等不同种类的芯片及多个芯片构成
的模组，可广泛应用于智能手机、智能驾驶、5G通信等领域。
报告期内，射频电路仿真工具ALPSRF支持了GPU架构，凭借GPU强算力，仿真速度取得了显著提升。优化
了计算流程，将耗时大的计算任务迁移到GPU平台，结合自主研发的高性能矩阵求解算法，提速可达10倍以
上。射频芯片后仿真耗时长，一般需要1-2周，ALPSRF在GPU算力加持下，后仿真时长可缩短至8小时之内，
极大地提升了设计效率。
1.1.4平板显示电路设计全流程EDA工具系统
平板显示电路设计与模拟电路的设计理念、设计过程和设计原则有一定的相似性。公司在已有模拟电路
设计工具的基础上，结合平板显示电路设计的特点，开发了全球领先的平板显示电路设计全流程EDA工具系
统。
该EDA工具系统包含平板显示电路设计器件模型提取工具、平板显示电路设计原理图编辑工具、平板显
示电路设计版图编辑工具、平板显示电路设计电路仿真工具、平板显示电路设计物理验证工具、平板显示电
路设计寄生参数提取工具和平板显示电路设计可靠性分析工具等。以上工具被集成在统一的设计平台中，为
设计师提供了一套从原理图到版图，从设计到验证的一站式解决方案，为提高平板显示电路设计效率，保证
设计质量提供了有力的工具支撑。
公司平板显示电路设计全流程EDA工具系统主要客户群体为平板设计企业和终端企业，主要用于平板显
示电路的设计、验证和可靠性分析。平板显示电路设计包括LCD/OLED矩形和异形设计、触摸屏设计等，广泛
应用于家用电器、智能家居、消费类电子等领域。
小尺寸图形在接近光刻机曝光极限的时候，由于光学临近效应的影响，图形失真较大。通过收集曝光数
据，建立专业的光学临近效应校正（OPC）模型，对曝光图形进行补偿，可使曝光后图形更加接近原始图形
，以提升产品良率。报告期内，公司新推出了光学临近效应优化工具Optimus。该工具面向平板显示电路设
计提供了OPC解决方案。该工具通过优化图形形状降低了光学临近效应的影响，提升了光刻质量和产品良率
，促进了平板电路设计向更小尺寸迭代。
报告期内，为进一步扩大平板显示EDA市场影响力并提供更加统一的服务体验，公司将AetherFPD与Auro
raFPD进行了技术整合，打造了一个以AetherFPD为核心的更加强大、高效的平板显示设计解决方案。
1.2数字电路设计EDA工具
数字电路设计是指电路功能设计、逻辑综合、物理实现以及电路和版图分析验证的过程。这一过程通常
分为数字前端和数字后端两部分，主要包括单元库建库、逻辑仿真、逻辑综合、布局布线、寄生参数提取、
时序分析与优化、物理验证和版图集成与分析等环节。
数字前端设计流程从设计架构开始，用硬件语言对芯片功能进行描述编码；通过仿真工具进行逻辑仿真
，检验设计代码的正确性；然后通过逻辑综合将设计代码映射到电路结构，输出描述数字电路结构的电路网
表文件。
数字后端设计流程负责将前端设计生成的电路网表实现为可生产的物理版图。通过布局布线工具将电路
网表中使用到的各种单元和IP在版图上进行合理摆放、连接，形成布局布线后的电路网表和版图；对布局布
线后的版图进行寄生参数提取，再进行时序分析和优化、物理验证等工作，确认设计不存在功能和物理规则
上的问题；最后进行版图集成，形成最终交付晶圆代工厂生产的版图。
公司的数字电路设计EDA工具为数字电路设计的部分环节提供了关键解决方案，具体包括单元库特征化
提取工具、存储器电路特征化提取工具、混合信号电路模块特征化提取工具、单元库/IP质量验证工具、逻
辑综合工具、时序功耗优化工具、高精度时序仿真分析工具、时钟质量检视与分析工具、版图集成与分析工
具、大规模数字物理验证和大规模数字寄生参数提取工具等。
公司单元库/IP质量验证工具Qualib获得ISO26262TCL3和IEC61508T2国际标准认证证书，能够支持汽车
安全完整性标准最高ASILD级别的芯片设计。
报告期内，公司新推出了基于GPU平台的单元库特征化提取工具Liberal-GT。针对单元库特征化提取仿
真过程中的海量计算特点，该工具对模拟电路仿真器的底层数据结构、分析任务管理、器件模型计算、方程
组求解、仿真结果测量等进行了优化，利用GPU加速技术实现海量任务并行处理，提取速度提升十余倍，不
仅缩短了特征化提取时间，还大大节省了所需要的海量计算资源。
报告期内，单元库特征化提取工具Liberal优化了LVF算法，解决了低压LVF模型精度难题，可支持客户
在先进工艺下的低压设计；同时，该工具开发了用户可灵活配置和使用的自动向量生成流程，可支持功能复
杂的标准单元尤其是定制化单元的时序提取需求，大大提升了工具易用性。
1.3晶圆制造EDA工具
公司根据晶圆制造厂的工艺开发和IP设计需求，提供了相关的晶圆制造EDA工具，在已有工具基础上，
针对晶圆制造EDA的多个细分领域形成了多个解决方案，包括PDK套件开发方案、标准单元库和SRAM等基础IP
的完整工具链支撑方案、光刻掩膜版数据准备和分析验证方案、物理规则验证和可制造性检查方案等，为晶
圆制造厂提供了重要的工具和技术支撑。
报告期内，公司在物理验证工具Argus的基础上，新开发了多重掩膜版拆分功能LayoutDecomposer，为
掩膜版图形的拆分提供了高性能的EDA解决方案。该功能基于设计规则将版图图形拆分到多张掩膜版上，利
用多重曝光技术可以支持更高图形密度的工艺设计，以满足先进工艺下晶圆制造要求。
报告期内，公司新推出了基于图形的（Geometry-Centric）工艺诊断分析平台Vision。该工具以Geomet
ry-Centric为核心，通过分析图形在半导体制造各个工艺过程中的变化，结合各种量检测数据以及图像，帮
助确定版图设计上存在缺陷的图形，改善实际制造过程中造成的良率降低现象，为用户对工艺诊断分析提供
全面支持。
报告期内，IBIS模型建模工具Demeter优化了批处理、集群支持和提取流程，用户可批量设置模型提取
参数，缩短了模型提取时间。
1.4先进封装设计EDA工具
|